Когда RISC-V встречает ИИ: открытая архитектура переписывает правила вычислений
Китай впервые принял отдельный документ в поддержку RISC-V, подняв открытую архитектуру до уровня государственной стратегии. Статья разбирает её устройство, десятилетний путь, четыре структурных преимущества и всю цепочку ИИ-решений: от процессорных блоков и микросхем до программного стека и внедрений в промышленности, медицине и автомобилях.
На днях Государственный комитет по развитию и реформе КНР вместе с Министерством промышленности и информатизации выпустили «Руководящие указания по продвижению разработки и индустриализации сокращённого набора команд пятого поколения (RISC-V)». Документ прямо поддерживает массовое применение микросхем на RISC-V в искусственном интеллекте, умных автомобилях и промышленном интернете, а среди приоритетных направлений называет высокопроизводительные процессорные ядра RISC-V и расширения для ускорения ИИ. Это первая в стране профильная политика по RISC-V, и она означает, что архитектура официально поднялась до уровня государственной стратегии по инфраструктуре вычислений.
С такой поддержкой RISC-V незаметно проникает в повседневность: от домофонов в жилых комплексах до электромобилей и городских ИИ-ускорителей. Эта открытая архитектура тихо, но уверенно вскрывает сорокалетнюю монополию в вычислениях и переписывает базовые правила мировой вычислительной отрасли. Речь не только о технологическом замещении, но и о суверенитете в вычислениях, открытости экосистемы и новой модели отраслевой кооперации.
Открытость как стандарт: архитектурная философия RISC-V
RISC-V — не конкретная микросхема и не процессор, а открытая, бесплатная и модульная спецификация набора команд. Буква «V» означает пятое поколение сокращённого набора команд и одновременно напоминает об академических корнях: архитектура выросла в Калифорнийском университете в Беркли.
Чтобы понять RISC-V, его нужно отличать от коммерческих наборов команд. x86 и ARM по сути являются продуктами: их спецификации защищены правом интеллектуальной собственности, а пользователь платит немалые лицензионные отчисления и принимает множество ограничений. RISC-V же — стандарт, вроде протокола TCP/IP или спецификации интерфейса USB. Любой человек, компания или университет может бесплатно скачать спецификацию, спроектировать на её основе собственное процессорное ядро и не платить никому ни лицензионных, ни роялти.
Открытость проявляется не только юридически, но и в самой технике. В основе RISC-V — предельно простой базовый набор команд (RV32I/RV64I) примерно из 47 инструкций, а дальше работает стандартизованный механизм расширений (M, A, F, D, C, V и другие). Проектировщик, как из кубиков, собирает ровно те возможности, которые нужны его задаче, и убирает лишнюю логику, добиваясь предельной энергоэффективности и экономии площади кристалла.
Ещё важнее, что в 2020 году международный фонд RISC-V переехал из США в Швейцарию и стал некоммерческой нейтральной организацией. Это сняло угрозу того, что экспортный контроль одной страны повлияет на технический стандарт, и сделало RISC-V первой в мире вычислительной архитектурой, по-настоящему не зависящей от геополитики.
Десять лет и три скачка: от лаборатории в Беркли до государственной основы вычислений
История RISC-V делится примерно на три этапа, и у каждого своё лицо.
Зарождение и академические поиски (2010–2015) шли под руководством Беркли: были опубликованы базовые спецификации RV32 и RV64 и выполнен перенос Linux. Тогда RISC-V был лишь инструментом, которым научное сообщество проверяло новые архитектурные идеи, а промышленность почти не обращала на него внимания. Но именно эта чистота заложила простой и изящный технический генотип и уберегла от зависимости от ранних коммерческих решений.
Начало индустриализации и формирование альянсов (2016–2019) открыло коммерческий путь. В 2015 году появился фонд RISC-V, а SiFive стала первой компанией, продающей коммерческие IP-блоки на RISC-V, доказав жизнеспособность открытой архитектуры в бизнесе. Китай уловил этот момент: в 2018 году был создан китайский отраслевой альянс RISC-V, куда один за другим вошли Huawei, Alibaba, ZTE и другие.
Переломным стал 2019 год. GigaDevice (兆易创新) выпустила первый в мире серийный микроконтроллер на RISC-V — GD32VF103, а T-Head (平头哥) представила высокопроизводительное ядро Сюаньте C910 (玄铁). RISC-V официально вышел из лаборатории на реальный рынок.
Взрыв экосистемы и государственная стратегия (с 2020 года) — этап всеобщего ускорения. После переезда фонда в Швейцарию участие китайских компаний резко выросло. В 2021 году был утверждён стандарт векторного расширения RVV 1.0, снявший препятствия для задач ИИ и высокопроизводительных вычислений; в 2022 году поставки микросхем на RISC-V в Китае превысили миллиард штук; в 2023 году Alibaba передала IP-блоки Сюаньте в открытый доступ, а Tencent и Qualcomm стали платиновыми членами фонда.
В 2024–2025 годах микросхемы автомобильного класса получили сертификацию ASIL-D, появились прототипы серверов. В сентябре 2026 года два ведомства выпустили совместный документ о развитии разработки и индустриализации RISC-V — это означает переход от движения, которое вёл рынок, к новой стадии, где рынок и политика работают как два колеса.
Четыре структурных преимущества: почему рушится прежний расклад
Конкурентоспособность RISC-V держится на четырёх незаменимых свойствах.
Первое — предельная модульность и возможность настройки. В отличие от универсального подхода ARM и x86, RISC-V позволяет свободно добавлять к базовому набору команд собственные расширения. Разработчик ИИ-микросхем добавит инструкции матричного умножения, контроллер двигателя — логику точного управления широтно-импульсной модуляцией, микросхема безопасности — физически неклонируемую функцию (PUF). Такая гибкость точно отвечает фрагментированным требованиям разных задач.
Второе — нулевая стоимость лицензии и безопасность цепочки поставок. Отсутствие лицензионных платежей и роялти резко снижает порог входа в разработку микросхем, что особенно важно для стартапов и небольших производителей. Ещё важнее, что открытость избавляет от зависимости от единственного поставщика, а на фоне обострения геополитики это становится стратегическим способом обеспечить безопасность цепочки поставок вычислительных мощностей.
Третье — простая и эффективная философия проектирования. Базовый набор команд предельно лаконичен, аппаратная реализация несложна, что само по себе подходит для задач с низким потреблением и малой площадью кристалла. При этом ясные привилегированные режимы и расширения безопасности (PMP/ePMP) дают встроенную поддержку доверенных вычислений и избавляют от «чёрного ящика», свойственного закрытым решениям вроде ARM TrustZone.
Четвёртое — нейтральное и открытое глобальное управление. Швейцарский фонд обеспечивает прозрачность и равноправие при выработке стандарта: все участники независимо от гражданства участвуют на равных. Такая конструкция привлекла широкий круг участников, включая американских и европейских гигантов, и избавила экосистему от риска раскола.
Прорыв по всему стеку: как RISC-V перестраивает ИИ-вычисления
Искусственный интеллект — самое стратегически значимое направление для RISC-V, и именно его поддерживает новая политика двух ведомств. Традиционные ИИ-микросхемы в основном опираются на ARM или собственные закрытые архитектуры, а это высокие лицензионные платежи, сложность настройки и риски цепочки поставок. Благодаря предельной модульности, нулевой стоимости лицензии и открытой экосистеме RISC-V перестраивает расклад в ИИ-вычислениях по всей цепочке — от периферийного вывода и восприятия на устройстве до обучения больших моделей.
Уровень процессорных блоков: от универсальных ядер к ядрам для ИИ
Конкурентоспособность RISC-V в области ИИ начинается с разнообразия IP-блоков. В отличие от ARM, который предлагает универсальное ядро плюс фиксированный векторный блок Neon/SVE, в экосистеме RISC-V сложилась трёхслойная схема: универсальное ядро, векторное расширение и собственный блок ускорения ИИ.
Семейство Сюаньте от T-Head — самое зрелое китайское семейство IP-блоков для ИИ на RISC-V. Ядро Сюаньте C920 по сравнению с C910 получило полную поддержку RVV 1.0 и собственное матричное расширение XMatrix, которое повышает пропускную способность свёрток INT8 в 2,3 раза без увеличения площади.
Выпущенное во втором квартале 2026 года ядро Сюаньте E907T рассчитано на TinyML: в него встроена облегчённая микроархитектура нейропроцессора с прямым отображением операторов CMSIS-NN, и на тактовой частоте 120 МГц оно обеспечивает задержку модели Keyword Spotting менее 5 мс. Ещё важнее, что T-Head выложила все IP-блоки Сюаньте в открытый доступ на GitHub: разработчик волен менять логику ИИ-расширений, а такой свободы IP-блоки ARM не дают.
Серия K1-X от SpacemiT (进迭时空) создана специально для периферийного ИИ. В ядре K1-X8 поверх RV64GCV добавлено собственное расширение разрежённых вычислений XSparse, аппаратно оптимизированное под разрежённую активацию в механизме внимания трансформеров; в выводе BERT-base оно даёт выигрыш по энергоэффективности в 1,8 раза против обычного RVV. Этот IP-блок уже лицензирован нескольким компаниям в области систем безопасности и робототехники для контроллеров умных камер следующего поколения.
Блок JH7110 от StarFive (赛昉科技) объединяет два движка — Vision DSP и RVV — и позволяет параллельно вести предобработку изображения и вывод ИИ. Фирменный «планировщик потоков данных» автоматически отдаёт предобработку сигнальному процессору, а вывод — ядру RVV, не давая процессору простаивать. Блок уже применяется в камерах промышленного контроля, где весь цикл обнаружения дефектов выполняется на кристалле.
VeriSilicon (芯原股份) встроена в экосистему ИИ на RISC-V в особой роли: она и двигатель экосистемы, и платформа интеграции IP-блоков. Как первый председатель китайского отраслевого альянса RISC-V и организатор форума «Дишуйху», VeriSilicon интегрировала собственное малопотребляющее ядро микроконтроллера CC4000 в свою платформу систем на кристалле для интернета вещей; в выпущенной ею микросхеме периферийного ИИ Kelvin V2 процессор RISC-V служит вычислительной основой для заказных микросхем воплощённых роботов и устройств с ИИ. К концу 2025 года её блоки, не относящиеся к процессорам, — графические ядра, нейропроцессоры, процессоры сигналов изображения — применялись в 14 микросхемах ведущих поставщиков RISC-V, что заметно снизило порог интеграции для отрасли.
За рубежом IP-блок Veyron V3 от Ventana Micro ориентирован прежде всего на серверные вычисления общего назначения, но предусмотренный интерфейс пользовательских расширений позволяет заказчику встроить ускоритель ИИ. AWS во внутренних испытаниях соединила Veyron V3 с собственными картами Inferentia через межсоединение CCI, построив гетерогенный кластер «RISC-V плюс ИИ».
SiFive, в свою очередь, выпустила пакет Intelligence Extension с настраиваемыми массивами умножения-накопления и блоками функций активации: в зависимости от структуры модели заказчик выбирает размер от 4×4 до 16×16, добиваясь наилучшего баланса мощности, быстродействия и площади.
Уровень микросхем: от микроконтроллеров до серверных ускорителей
Богатство IP-блоков в итоге должно превратиться в готовые микросхемы. К 2026 году ИИ-микросхемы на RISC-V образовали полную линейку — от микроваттных до киловаттных, и сразу несколько важных событий пришлись на этот год.
Микросхемы TinyML для устройств доказали, что RISC-V способен дать работоспособный ИИ при крайне жёстких ограничениях по стоимости. В APT32F003F8PT от Айпутэ (爱普特) встроены ядро Сюаньте E907T и ускоритель TinyML; стоимость спецификации доходит до 1,2 юаня, микросхема серийно применяется в модуле голосовой активации кондиционеров Midea, а частота ложных срабатываний составляет менее 0,5 раза на 100 часов. Микроконтроллер CH32V307 от Циньхэн (沁恒) с RVV и аппаратным ускорителем быстрого преобразования Фурье выполняет анализ спектра вибрации в реальном времени при прогнозировании отказов двигателей, потребляя всего 18 мВт.
Появились и хиты среди микросхем периферийного ИИ и мультимедиа. K230 от Canaan (嘉楠科技) стала бестселлером периферийного ИИ 2026 года: два ядра C908, RVV 1.0 и собственная архитектура KPU дают 4 TOPS в INT8 и позволяют одновременно выполнять три задачи — YOLOv8n на 30 кадрах в секунду, распознавание речи и вывод на жидкокристаллический экран; стоимость спецификации составляет 3 доллара, отгружено более 2 млн штук.
Allwinner (全志科技) в D1s Pro применила четыре ядра Сюаньте C906, RVV 0.7.1 и собственный нейропроцессор на 1 TOPS в INT8. Микросхема предназначена для устройств с экраном, изначально поддерживает графический каркас LVGL и конвейер вывода TinyML и в умных колонках, детских планшетах и промышленных панелях оператора объединяет отрисовку интерфейса, голосовое взаимодействие и локальный ИИ. Стоимость спецификации на 30% ниже, чем у решения на ARM того же класса.
BL808 от Bouffalo Lab (博流智能) с необычным сочетанием трёх разнородных ядер (C906, C906 и E907), трёх видов связи (Wi-Fi, BLE и Zigbee) и нейропроцессора на 0,5 TOPS стала основным выбором для шлюзов умного дома и узлов слияния данных с датчиков: за первое полугодие 2026 года отгружено более 8 млн штук.
В высокопроизводительных ускорителях и серверных микросхемах 2026 год принёс исторический сдвиг. Команда Сяншань (香山) Академии наук Китая сообщила об успешном изготовлении кристалла архитектуры третьего поколения «Куньминху»: в тесте SPECint2006 она показала 18,5 балла на гигагерц — на 23% больше предыдущего поколения и впервые выше измеренного уровня ARM Neoverse N2. Ядро уже встроено в прототип сервера Alibaba Cloud Yitian 710-RV, где проверено на облачных нагрузках вроде Redis и MySQL.
SG2380X от Sophgo (算能) несёт 16 ядер C920, RVV и собственный тензорный процессор: 128 TFLOPS в FP16 и 512 TOPS в INT8. Решение полностью адаптировано под PyTorch и TensorFlow и в обучении ResNet-50 достигает 22% производительности A100 при совокупной стоимости владения на 35% ниже.
Карта Wormhole n150 от Tenstorrent использует 16 ядер RISC-V Tensix, объединённых сетью на кристалле в распределённый ускоритель ИИ; в выводе GPT-J-6B она достигает 25% производительности A100 и поддерживает расширение чиплетами. Всё это показывает, что RISC-V движется от периферии к центру.
Программный стек: от «работает» к «удобно работать»
Железо — только основа, судьбу внедрения ИИ решает программное обеспечение. К 2026 году программный стек ИИ на RISC-V перешёл от разрозненности к системности.
Заметно продвинулись компиляторы и среды выполнения. LLVM 19 изначально поддерживает автоматическую векторизацию под RVV 1.0, а с подключаемым модулем tvla код на C и C++ автоматически отображается на инструкции RVV со средним ускорением в 3,2 раза. В TVM 0.16 появился сервер RISC-V с поддержкой автоматической настройки AutoTVM и MetaSchedule: на K230 задержка вывода MobileNetV2 снизилась со 120 до 48 мс. Исполнитель ONNX Runtime 1.19 для RISC-V поддерживает динамические размерности и обучение с учётом квантования и охватывает более 30 распространённых моделей.
Полностью адаптированы и каркасы глубокого обучения. В официальном выпуске PyTorch 2.5 изначально встроен сервер RVV 1.0 с поддержкой автоматической векторизации через torch.compile: частота кадров YOLOv8n на K230 выросла на 40% без ручной подстройки. В TensorFlow Lite Micro 2.14 добавлен сервер RISC-V CMSIS-NN, и на E907T задержка Keyword Spotting составляет менее 3 мс. Вышла версия PaddlePaddle 3.0 с поддержкой RISC-V, позволяющая в один приём перенести более 200 моделей из библиотеки.
Начала складываться экосистема больших моделей. В августе 2026 года Meta открыла сценарии дообучения LLaMA-3-RV, впервые подтвердив полноценное обучение модели на 7 млрд параметров на платформе RISC-V: эффективность составила лишь 15% от A100, но граница применимости RISC-V в эпоху больших моделей была показана. Команда Alibaba Tongyi Qianwen выпустила Qwen2.5-RV-7B-Instruct и провела полную проверку дообучения с учителем на сервере Сяншань. В сообществе ModelScope открылся раздел для RISC-V, где собрано более 50 оптимизированных под RVV открытых моделей в трёх модальностях — изображения, текст и звук, — и разработчики могут скачивать их напрямую.
Сдержать разнобой помогают стандартизация и эталонные тесты. В третьем квартале 2026 года международный фонд RISC-V утвердил обязательные требования соответствия профилю RVA24: микросхема, заявляющая совместимость с RVA24, обязана пройти официальный набор тестов CTS, а не прошедшая не вправе использовать товарный знак RISC-V.
Тогда же Китайская ассоциация стандартизации электронной промышленности опубликовала отраслевой стандарт «Технические требования к микросхемам периферийного ИИ на RISC-V», впервые унифицировав точность INT8, методику измерения потребления и порядок проверки совместимости моделей. Одновременно вышла версия 2.0 набора тестов AI Benchmark for RISC-V (ABRV), ещё более укрепившая систему оценки.
Внедрения: из лаборатории в тысячи отраслей
К 2026 году ИИ на RISC-V массово внедрён в целом ряде отраслей, и технологический цикл замкнулся.
В умном производстве завод Huawei в Суншаньху использует терминалы контроля качества на Sophgo BM1684X: точность обнаружения дефектов пайки достигает 99,7%, а стоимость одного рабочего места снизилась на 60%. Компания Sany применяет Canaan K230 для визуальной проверки момента затяжки болтов, доля пропусков упала до 0,02%.
В умном сельском хозяйстве беспилотник XAG P150 с микроконтроллером Циньхэн CH32V307 распознаёт болезни растений и дозирует опрыскивание, сокращая расход пестицидов на 35%; по миру отгружено более 100 тыс. аппаратов.
В медицине компьютерный томограф United Imaging uCT 780 на StarFive JH7110 оптимизирует протоколы сканирования и снижает дозу облучения на 20%; пульсоксиметр Yuwell с ядром Айпутэ E907T повысил клиническую точность до ±1%.
В бытовой электронике браслет Xiaomi Mi Band 9 Pro распознаёт речь без подключения к сети на ядре Сюаньте E907T при потреблении всего 0,8 мВт; Allwinner D1s Pro работает в устройствах с экраном вроде умных дисплеев Xiaodu и панелей управления Tuya, отгружено более 1,5 млн штук.
В автономном вождении микросхема SemiDrive E3640 получила полную сертификацию ASIL-D и выбрана BYD и Geely; в XPeng G9 применяется Sophgo SG2380X для вывода при парковке в представлении «вид с высоты птичьего полёта», что на 45% дешевле решения на Orin-X. Все эти примеры подтверждают: ИИ на RISC-V перешёл от проверки концепции к серьёзной выручке и закрывает весь спектр задач — от восприятия на устройстве и периферийного вывода до высокопроизводительного ускорения.
Трудности и будущее: открытым вычислениям есть куда расти
Несмотря на успехи и государственную поддержку, перед RISC-V стоят серьёзные трудности. Отставание в производительности сокращается, но сохраняется: по быстродействию одного ядра серверного класса архитектура уступает лучшим решениям ARM, и это сдерживает её проникновение в облачные вычисления и обучение ИИ. Разнобой в программной экосистеме смягчился с введением профиля RVA24, но на совместимость уже выпущенных устройств нужно время. Не хватает кадров: специалистов, сочетающих знание архитектуры вычислительных систем с инженерной практикой, мало. Геополитические риски ослаблены нейтральностью фонда, но инструменты автоматизации проектирования и контрактное производство по передовым нормам по-прежнему зависят от внешних ограничений.
Будущее RISC-V решают три вещи. Первая — непрерывное развитие высокопроизводительных ядер: Сяншань, Ventana и другие должны за три-пять лет устойчиво сравняться с нынешним уровнем ARM. Вторая — полное внедрение профилей RVA, которые стандартизацией уменьшат разнобой и повысят совместимость между платформами. Третья — зрелость программного стека для ИИ: компиляторы, каркасы и библиотеки моделей должны сложиться в законченный рабочий опыт. Для Китая выход документа двух ведомств — только начало; настоящая проверка в том, удастся ли превратить политические преимущества в устойчивую конкурентоспособность отрасли. Выиграть эту открытую революцию можно, только держась открытого сотрудничества, уважая стандарты и терпеливо выращивая экосистему.