«Закон τ» Huawei: новая статья и чип Kirin 9050 Pro на трёхмерной сборке кристаллов

Huawei обновила научную статью по «закону τ» (закону Тао) и представила Kirin 9050 Pro — первый флагманский чип с технологией логического складывания Logic Folding. По данным компании, при равной производительности энергопотребление NPU снизилось на 66%, GPU — на 58%, производительных ядер CPU — на 41%, а плотность транзисторов выросла на 55% — со 155 до 238 миллионов на квадратный миллиметр. Число тактовых буферов в одном вычислительном модуле сокращено с 43 600 до 19 000.

Huawei всё глубже продвигается по пути «закона τ» (кит. 韬定律, «закон Тао») — предложенной компанией концепции развития полупроводников, в которой геометрическое масштабирование транзисторов заменяется масштабированием времени прохождения сигнала. После публикации первой версии закона 25 мая и обновлённой второй версии 4 июля компания менее чем за четыре месяца вновь обновила научную статью, посвящённую «закону τ».

Обновлённая 4 сентября статья называется «Huawei’s τ Chip Was Supposed to Melt?» («Чип τ от Huawei должен был расплавиться?»). По сути это продолжение толкования «закона τ», обнародованного Huawei в мае, и одновременно ответ на внешние сомнения по поводу нагрева чипа: после трёхмерной сборки кристаллов число транзисторов на единицу площади резко растёт, плотность мощности неизбежно взлетает, и, казалось бы, чип должен сильнее греться и потреблять больше энергии.

Однако результаты измерений чипов Huawei Kirin опровергли этот вывод: при той же производительности энергопотребление NPU снизилось на 66%, GPU — на 58%, производительных ядер CPU — на 41%.

Причина в том, что основная доля энергии внутри чипа расходуется не на сами вычисления, а на передачу данных. Хэ Тинбо, член совета директоров Huawei и президент полупроводникового подразделения компании, сравнила это с расходом сил человека в рабочий день: энергия уходит не только на часы за столом, но и на дорогу до работы.

В этом ключевая идея «закона τ» Huawei и технологии Logic Folding (логическое складывание).

Кроме того, 7 сентября Huawei представила в Гуанчжоу смартфон Mate XT 2 с тройным складыванием на новейшем чипе Kirin 9050 Pro — первом в мире флагманском чипе, реализующем «закон τ» и технологию логического складывания, что дало скачкообразный рост производительности.

По имеющимся данным, в Kirin 9050 Pro логические блоки внутри одного чипа расположены по уровням — как переход от одноэтажной квартиры к двухуровневой, — а внутри добавлены вертикальные каналы межсоединений, подобные «лифтам»: путь сигнала короче, задержка меньше, производительность выше. Это первый новый чип Kirin, представленный Huawei на флагманской презентации за шесть лет — после мирового запуска Mate 40.

Почему трёхмерная сборка так востребована отраслью

В нынешнюю эпоху «после закона Мура» трёхмерная сборка кристаллов стала в глазах многих разработчиков чипов одним из самых перспективных направлений. Её ключевая ценность в том, что длинные межсоединения в плоскости заменяются короткими вертикальными каналами: складывание в пространственном измерении резко сокращает путь сигнала и на физическом уровне снижает временные потери на всех уровнях. Трёхмерная интеграция значительно уменьшает задержки межсоединений на уровне схем, смягчает «стену памяти» на уровне чипа и снижает накладные расходы на межчиповую связь на уровне системы. Это ключевое воплощение идеи «уйти от зависимости от единственного техпроцесса и повышать производительность за счёт оптимизации архитектуры и топологии» и наиболее определённое направление эволюции технологий после закона Мура.

По сравнению с традиционными решениями основной выигрыш трёхмерной сборки — системное сокращение задержек на всех уровнях по трём измерениям: плотность соединений, эффективность передачи и оптимизация временных характеристик — за счёт высокоплотных межсоединений, вертикальных каналов и совместного проектирования архитектуры.

Высокоплотные межсоединения в трёхмерной сборке реализуются в основном гибридным соединением (hybrid bonding). Это революционная технология для высокоплотной трёхмерной сборки: по сравнению с традиционными микровыводами (micro bumps) гибридное соединение позволяет уменьшить шаг межсоединений до микронного и даже субмикронного уровня, существенно повышая их плотность.

С точки зрения эффективности сверхмалый шаг гибридного соединения резко снижает сопротивление и паразитную ёмкость межуровневых соединений, что значительно сокращает задержку передачи сигнала и энергопотребление межсоединений. Сегодня большинство основных решений по логической сборке в отрасли строится на этой технологии, позволяя нескольким слоям активных пластин выступать в схеме единым логическим целым.

Что касается вертикальных каналов, сквозные кремниевые переходные отверстия (TSV) — вертикальные проводящие структуры, пронизывающие пластину, — являются основным путём для сети питания и глобальной передачи сигналов между слоями пластин и напрямую определяют характеристики уровня питания и системного уровня. В традиционных решениях несколько чипов размещаются рядом на подложке, трассы сигналов длинные, полоса пропускания ограничена. TSV позволяют размещать чипы вертикально, путь сигнала из горизонтального становится вертикальным и значительно сокращается.

Разумеется, одной лишь трёхмерной технологией сборки максимального эффекта не добиться: на практике необходимо совместное проектирование архитектуры чипа. Типичный подход в отрасли — многослойная активная сборка: блоки размещаются по слоям в зависимости от функций и временных характеристик, самые критичные по времени пути делятся на верхний и нижний слои и соединяются напрямую вертикальным гибридным соединением вместо длинных плоских трасс.

Выигрыш от такой архитектуры проявляется во многом: во-первых, значительно сокращается длина трасс критических путей, что резко снижает паразитные задержки и повышает тактовую частоту ядра; во-вторых, заметно сокращается длина разводки тактового дерева, ужесточается разброс тактового сигнала, уменьшается число тактовых буферов, что снижает энергопотребление и упрощает достижение временного согласования; наконец, ячейки памяти за счёт вертикальной сборки приближаются к вычислительной логике, задержка доступа к памяти резко падает, а удельное энергопотребление существенно улучшается.

Как Huawei с помощью «закона τ» преодолевает тепловые ограничения

Хотя трёхмерная сборка приносит чипу множество преимуществ, её внедрение сопряжено с трудностями, и самая типичная из них — как раз та, о которой идёт речь в новой статье Huawei, — отвод тепла. Трёхмерная сборка концентрирует множество элементов в меньшем объёме, что резко повышает плотность теплового потока внутри чипа; тепло из промежуточных слоёв трудно отвести, температура чипа резко растёт, характеристики элементов дрейфуют, возможны отказы по надёжности.

Как отмечается в статье Huawei, «если спросить любого опытного инженера-проектировщика ИС, что погубит трёхмерную сборку, почти всегда услышишь один ответ — тепло».

Это выглядит как закон природы. Если на единицу площади помещать всё больше транзисторов, а затем герметично закрывать всю конструкцию внутри компактного мобильного устройства, мощность неизбежно превращается в большое количество тепла, которое накапливается в замкнутом пространстве и резко поднимает температуру. Когда температура превышает критический порог, тактовая частота снижается, страдает надёжность, и в конце концов чип сгорает. По этой логике чем плотнее транзисторы уложены внутри чипа, тем больше тепла и тем быстрее чип достигает предела.

Поэтому Huawei прекратила масштабирование линейных размеров транзисторов (то есть в пространстве) и перешла к масштабированию задержки передачи сигнала по критическим путям чипа (то есть во времени). Основная технология здесь — Logic Folding, а ключевая идея — «время можно сжимать на каждом уровне: от элемента, схемы и чипа до системы».

Хотя на Международном симпозиуме IEEE по схемам и системам в мае 2026 года Logic Folding встретил скепсис, и многие сомнения касались именно тепла и большего нагрева, реальные результаты испытаний чипов Huawei опровергли эти доводы. В статье говорится, что чип Huawei Kirin 2026 года содержит на 55% больше транзисторов на квадратный миллиметр, чем предыдущее поколение, и при этом в ряде ключевых задач снижает энергопотребление до 66% при более низкой температуре.

Ключевая обеспечивающая технология — трёхмерное гибридное соединение. Гибридное соединение рассматривается как технологическая операция уровня пластины, охватывающая несколько слоёв элементов, а не операция упаковки. Соединение «кристалл к пластине» — это процесс обработки кристаллов, то есть захват и установка, пришедший с заводов упаковки; его базовая точность невысока и даже после многих лет оптимизации остаётся на микронном уровне. Соединение «пластина к пластине» пришло из другой области — обработки при производстве пластин, где литографическое оборудование достигло точности совмещения в несколько нанометров. Такой высокоточный базис — правильная отправная точка, но для достижения субмикронного шага соединению приходится решать задачи, с которыми литографические сканеры никогда не сталкивались: управление напряжениями, планаризация CMP, очистка, изгиб пластин, наклон краёв и совмещение.

В новом чипе Kirin 2026 года — первой SoC с технологией Logic Folding — плотность транзисторов за одно поколение скачкообразно выросла примерно со 155 миллионов до 238 миллионов на квадратный миллиметр, то есть на 55%. Это соответствует тому, чего Huawei добилась геометрическим уменьшением за последние три года.

По сравнению с планарным предшественником Kirin 2026 в реальных тестах при равной производительности снизил энергопотребление NPU на 66%, GPU — на 58%, производительных ядер CPU — на 41%. При этом Huawei разместила больше транзисторов на квадратном миллиметре, а чип при той же нагрузке работает при более низкой температуре.

На технологической платформе 40 нм в чипе Kirin 2026 года Huawei реализовала шаг гибридного соединения 1,5 мкм — 50 миллионов вертикальных межсоединений, из которых 10–15% используются для передачи сигналов. Сообщается, что в версии Kirin 2027 года шаг достиг 1 мкм, а число вертикальных межсоединений превысило 100 миллионов. В течение трёх лет Huawei рассчитывает достичь шага верхнего металла 720 нм и более 200 миллионов вертикальных межсоединений.

В статье Huawei также отмечает: когда схема складывается в вертикальные уровни, соединённые контактными площадками гибридного соединения с субмикронным шагом, сигналы, которым раньше приходилось проходить по горизонтальным проводникам длиной в сотни микрон, теперь передаются напрямую вниз через площадки на расстоянии в несколько микрон. По опыту Huawei, это сократило длину трасс на основных путях на 20%, а на некоторых критических путях — до 70%. Особенно это касается тактовых сетей — самых загруженных и энергоёмких проводников: их значительное укорочение позволило Huawei сократить число тактовых буферов более чем вдвое. В одном вычислительном модуле складывание укоротило тактовые трассы на 28% и уменьшило число буферов с 43 600 до 19 000.

Контроль температуры перехода — ключ к успеху Kirin 2026

Хотя Logic Folding существенно снизил энергопотребление чипа, некоторые по-прежнему считают, что спроектированные таким образом чипы не избавлены от проблем с отводом тепла: размещение двух слоёв транзисторов друг над другом неизбежно концентрирует тепло, поскольку тепло нижнего слоя должно отводиться через материал верхнего.

В статье Huawei утверждает, что важно не тепло само по себе, а его плотность. Глубже — это температура перехода транзистора (реальная рабочая температура p-n-перехода, ключевой показатель для оценки характеристик, надёжности и срока службы элемента), которая фактически определяет скорость, утечки и надёжность.

На деле чипы выходят из строя обычно не из-за рассеивания определённого числа ватт, а когда температура перехода транзистора превышает предельную рабочую. Во-первых, складывание снижает плотность тепла в источнике: при неизменной производительности общее энергопотребление действительно падает, а уменьшенная мощность распределяется по нескольким активным слоям кремния, а не концентрируется в одной плотной плоскости. Так достигается меньшее число ватт на кубический миллиметр, а именно плотность тепла определяет температуру перехода.

Во-вторых, оставшимся теплом управляют. Поскольку складывание уменьшает площадь NPU и других горячих зон, тепло может растекаться по горизонтали, устраняя локальные горячие точки и снижая температуру перехода, прежде чем уйти вверх к поверхности. Небольшой вертикальный перепад температур — нижний слой обычно на несколько градусов теплее верхнего — рассматривается как проектный параметр: самые горячие блоки размещаются там, откуда тепло уходит легче всего.

Настоящая трудность — не средняя температура, а локальные точки, где температура перехода намного выше окружающей. Logic Folding получает «тепловой запас» за счёт того, что средства проектирования активно чередуют «горячую» и «холодную» логику между слоями, не давая теплу отдельных точек напрямую складываться.

Именно поэтому в проектировании чипа Kirin 2026 года Huawei придерживалась осторожной стратегии: складывание применялось избирательно, только на критических путях, с термочувствительной компоновкой вместо слепого наращивания слоёв. Так удаётся дополнительно снизить плотность тепла, растянуть его по горизонтали, «заложить в бюджет» вертикальный градиент температуры и локализовать горячие точки, удерживая температуру перехода чипа в допустимых пределах.

Итог

Одновременный выход чипа и статьи по «закону τ» — это и практическое воплощение технической теории Huawei, и открытие для отрасли проектирования чипов новой двери к устойчивому развитию. Для самой Huawei непрерывное развитие «закона τ» позволяет получать новые знания в проектировании чипов и выстраивать прочный технологический щит для дифференциации своих чипов. Для отрасли совершенствуемый «закон τ» станет важным ориентиром в преодолении разнообразных технических вызовов проектирования чипов.

Однако реализация «закона τ» — задача не одной компании. По мере углубления технологических исследований потребуется участие и совместный вклад всех участников отрасли — от инструментальных цепочек, систем стандартов, эталонных тестов и физики приборов до различных отраслевых экономических моделей, — чтобы в полной мере воплотить заложенные в «законе τ» технические идеи на практике и реально усилить развитие отрасли.